Family list 2 family member for: JP1256146 Derived from 1 application

EC:

SEMICONDUCTOR DEVICE

Inventor: SAMEJIMA TOSHIYUKI; TOMI TAKASHI; (+1)

Applicant: SONY CORP

IPC: H01L21/762; H01L21/02; H01L21/265 (+11)

Publication info: JP1256146 A - 1989-10-12

JP3034528B2 B2 - 2000-04-17

Data supplied from the esp@cenet database - Worldwide

SEMICONDUCTOR DEVICE

Patent number:

JP1256146

Publication date:

1989-10-12

Inventor:

SAMEJIMA TOSHIYUKI; TOMI TAKASHI; USUI SETSUO

Applicant:

SONY CORP

Classification:

-international: H01L21/762; H01L21/02; H01L21/265; H01L21/76; H01L21/84;

H01L27/00; H01L27/12; H01L21/70; H01L21/02; H01L27/00; H01L27/12;

(IPC1-7): H01L21/76; H01L27/00; H01L27/12


- european:

Application number: JP19880084679 19880406 Priority number(s): JP19880084679 19880406

Report a data error here

Abstract of JP1256146

PURPOSE: To obtain a highly efficient semiconductor device using a substrate having no heat-resisting property by a method wherein a single crystal semiconductor film adheres to the substrate using a bonding agent which is hardened at the temperature of 400 deg.C or lower. CONSTITUTION: The insulating film 3 such as an SiO2 film, for example, and single crystal Si films 4a and 4b are bonded on a substrate 1. In this case, if a bonding agent 2 is used, the hardening temperature is 400 deg.C or lower, but an epoxy heat-hardening type bonding agent, which becomes hard at about 200 deg.C or lower, is used. Accordingly, a glass substrate and a resin substrate having low heat-resisting property can be used as the substrate 1. As a result, a highly efficient semiconductor device can be obtained using the substrate having low heat-resisting property.



Data supplied from the esp@cenet database - Worldwide

19日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平1-256146

Silnt. Ci. 1

識別記号

3 0 1

庁内整理番号

@公開 平成1年(1989)10月12日

H 01 L 21/76

27/00 27/12 D-7638-5F B-7514-5F

7514-5F審査請求 未請求 請求項の数 1 (全7頁)

❷発明の名称 半導体装置

②特 頤 昭63-84679

願 昭63(1988) 4月6日 22出

仰発 明 者 鲛 明 冨 ⑫発 者

俊 之 尚 東京都品川区北品川6丁目7番35号 ソニー株式会社内 東京都品川区北品川6丁目7番35号 ソニー株式会社内

⑫発 明 署 井 夫 碓 節 ソニー株式会社 ⑦出 願

東京都品川区北品川6丁目7番35号 ソニー株式会社内 東京都品川区北品川6丁目7番35号

個代 理 人 弁理士 杉浦 正知

\$H

1. 発明の名称

半導体装置

2. 特許請求の範囲

基板と、400℃以下の温度で硬化する接着剤 と、上記接着剤により上記基板に接着されている 単結晶半導体膜とを有することを特徴とする半導 体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、半導体装置に関し、いわゆるSOI (Si on Insulator) 構造を有する半導体装置に適 用して好適なものである。

(発明の概要)

本発明の半導体装置は、基板と、400℃以下 の温度で硬化する接着剤と、上記接着剤により上 記基板に接着されている単結晶半導体膜とを有し、 これによって耐熱性の低い益板を用いて高性能の 半導体装置を得ることができる。

〔従来の技術〕

SOI構造は、低浮遊容量である、絶縁分離が 容易である等の利点を有するため、このSOI構 造により高集積、高速のデバイスの実現が期待さ れている。従来、このSOI構造を形成するため の方法としては、絶縁体基板上に形成されたアモ ルファスまたは多結晶のシリコン (Si) 膜をレー ザーピーム、カーボンヒーター、電子ピーム等を 用いて加熱し、これを再結晶化させる方法が知ら れているが、この方法では未だ完全な単結晶Si膜 が得られていないのが実情である。

最近、単結晶Si基板と絶縁体基板とを1000 て程度の高温熱処理により貼り合わせ、この単結 晶Si基板を研削により薄膜化することによって、 単結晶Si膜によるSOI構造を形成する試みがな されている(例えば、IEEE CIRCUITS AND DEVICE S MAGAZINE, JULY 1987, pp.20-26).

(発明が解決しようとする課題)

しかしながら、上記従来技術においては、単結 品Si 基板と艳縁体基板とを貼り合わせるために上 述のように高温の熱処理が必要であるため、艳縁 体基板には必然的に耐熱性が要求される。その結 果、耐熱性の低いガラス基板や樹脂基板を絶縁体 基板として用いることは困難であった。

従って本発明の目的は、ガラス基板や樹脂基板 のような耐熱性の低い基板を用いて高性能の半導 体装置を得ることにある。

(課題を解決するための手段)

本発明は、基板(1)と、400℃以下の温度で硬化する接着剤(2)と、接着剤(2)により基板(1)に接着されている単結晶半導体膜(4a、4b)とを有する半導体装置である。

(作用)

上記した手段によれば、400℃以下の低温で 単結晶半導体膜を基板に接着することができるの で、この基板としてガラス基板や樹脂基板のよう な耐熱性の低い基板を用いることができる。また、単結晶半導体膜を用いて半導体装置を構成することができるので、高性能の半導体装置を得ることができる。これによって、耐熱性の低い基板を用いて高性能の半導体装置を得ることができる。

(事施例)

以下、本発明の一実施例について図面を参照しなから説明する。

第1図に示すように、本実施例による半導体装置においては、軟化温度が例えば500~600で程度の透明なガラス基板1上に接着剤2により例えば5iO。膜のような絶縁膜3及び単結晶Si膜4a、4bの膜厚は例えば500~10000人程度である。なお、上記絶縁膜3は単結晶Si膜4a、4b同士を分離するためのものであるが、通常は接着剤2自身が絶縁性を有するので、この絶縁膜3は省略することが可能である。

上記接着削2としては、400℃以下の温度で

硬化する接着剤が用いられる。具体的には、例えばポリエステル系やエポキシアクリレート系の絮外線硬化型の接着剤、ウレタン系、エポキシ系、ポリエステル系等の二液混合型の接着剤、例えば200℃程度以下の温度で硬化するエポキシ系の加熱硬化型の接着剤、例えばシアノアクリレートモノマーのような水分で硬化する瞬間接着剤、なった溶剤に溶かしてベースト状にしたものである無機接着剤(例えば100℃で1時間の乾燥により硬化する)等を用いることができる。

上記単結晶Si股4a、4b上には例えばSiO。 膜のようなゲート絶縁膜5及び例えばアルミニウム(AI)のような金属から成るゲート電極G。、 G。が形成されている。また、上記単結晶Si膜4 a中には、上記ゲート電極G。に対して自己整合的に例えばn・型のソース領域6及びドレインの は、か形成されている。同様に、上記単結晶Si膜4 b中には、上記ゲート電極G。に対して自己整合のに例えばn・型のソース領域8及びドレイン 領域9が形成されている。さらに、符号10は例えばSiOェ膜のようなパッシベーション度と示す。このパッシベーション股10にはコンタクトホール10a~10dが形成されている。そして一スにでは、コンタクトホール10bを通じて上記ドレイン領域7に電極12が、コンタクトホール10dを通じて上記ドレイン領域9に電極14がそれぞれ形成されている。これらの電極11~14は例えばAIのような金属から成る。

上記ゲート電極 G 、、ソース領域 6 及びドレイン領域 7 により n チャネルM O S F E T Q 、 が構成され、ゲート電極 G 、、ソース領域 8 及びドレイン領域 9 により n チャネルM O S F E T Q 、が構成される。

次に、上述のように構成された本実施例による 半導体装置の製造方法の一例について説明する。 なお、ここでは接着剤2として紫外線硬化型の接 着剤を用いる。

第2図Aに示すように、まず単結晶Si基板4の 表面に例えば熱酸化により例えばSiO:膜のよう な絶縁膜3を形成する。

次に第2図Bに示すように、ガラス基板1上にあらかじめ接着剤2を塗布しておき、上記単結晶Si基板4の絶縁膜3側をこの接着剤2に貼り付ける。この後、ガラス基板1側から例えばまセノン(Xe)ランプを光源として用いて例えば波長400nm以下の紫外線(図示せず)を上記接着剤2に照射する。これによって、この接着剤2が硬化し、上記ガラス基板1と上記単結晶Si基板4とが次に述べる研削による薄膜化が可能な程度に強固に貼り合わされる。

次に、上記単結晶Si基板 4 を研削することにより、第2図 C に示すように薄膜化する。この研削は、大部分は機械的研削であるラッピングにより行い、最後に機械的作用及び化学的作用を併用したポリッシングにより行う。この場合、ラッピングにより生じる損傷の深さが約2μm程度である

ことを考慮して、厚さ 2 μ m 程度まではラッピングを行い、その後ポリッシングを行う。

次に第2図Dに示すように、上述のようにして 薄膜化された単結晶Si基板4をエッチングにより 所定形状にパターンニングして島状の単結晶Si膜 4 a、4 bを形成する。

次に第2図Eに示すように、例えばプラズマCVD法や光CVD法により全面にゲート絶縁膜5を形成した後、この絶縁膜5上に例えばスパッタ法や落著法により例えばAI膜15を形成する。これらのゲート絶縁膜5及びAI膜15の形成成のゲート絶縁膜5及びAI膜15の形成成のゲート絶縁膜5及びAI膜15の形成成のゲート絶縁膜5はに示すように単結晶Si基準膜化した後、例えば酸素(O・)が基を含む雰囲気のような酸化性雰囲気中で例えばXeCIエキシマーレーザーによるパッスレーザーによるパッスレーザーによるが裏でである。を板4の表面に照射して加熱することによっても形成することが可能である。

次に、上記AI膜15及び絶縁膜5をエッチング

により所定形状にパターンニングして、第2図F に示すようにゲート電極G,、G:を形成する。

次に第2図Cに示すように、例えばフォスフィ ン (PH,) を反応ガスとして用いたプラズマ C VD法により400℃以下の低温で全面に例えば 膜厚100人程度のリン(P)膜16を形成する。 この後、例えば室温でパルスレーザービーム17 を全面に照射する。このパルスレーザービーム 1 7としては例えばXeCIエキシマーレーザーによる パルスレーザービームを用いることができ、その パルス幅は例えば20ns、照射エネルギー密度 ・は例えばり、5J/cd程度である。このパルスレ ーザーピーム17の照射により上記単結晶Si膜4 a、4bが瞬間的に加熱され、その結果上記P膜 16が直接接しているこれらの単結晶Si膜4a、 4 b中にPが上記ゲート電極 G.、G.に対して 自己整合的にドーピングされる。これによって、 ゲート電極G、に対して自己整合的にソース領域 6及びドレイン領域7が、ゲート電極Cz に対し て自己整合的にソース領域8及びドレイン領域9

が形成される。この場合、このパルスレーザービーム17の照射により加熱されるのは単結晶Si膜4a、4bだけであり、下層の接着剤2及びガラス基板1は加熱されない。なお、これらのソース領域6、8及びドレイン領域7、9は、ゲート電 優G」、G。をマスクとして単結晶Si膜4a、4b中にn型不純物をイオン注入した後にレーザーアニールを行うことによっても形成することができる。

次に第1図に示すように、例えばプラズマCVD法や光CVD法により400℃以下の低温で全面にパッシベーション膜10を形成した後、このパッシベーション膜10の所定部分をエッチング除去してコンタクトホール10a~10dを形成する。この後、全面に例えばA1膜を形成した後、このA1膜をエッチングによりパターンニングして管極11~14を形成し、目的とする半導体装置を完成させる。

本実施例によれば、上述のようにガラス基板 1 と単結晶Si膜4a、4bとが400で以下の温度 本実施例による半導体装置は、例えばアクティブ・マトリクス型の液晶ディスプレイへの応用が可能である。また、本実施例による低温プロセスを複数回繰り返すことにより、三次元デバイスを容易に製造することが可能である。すなわち、ま

ず上述の実施例と同様にして一層目の索子を形成した後、この一層目の索子に接着剤により再び単結晶Si 基板を接着する。次に、この単結晶Si 基板を接着する。次ににより形成された単結晶Si 膜を用いて二層目の索子を形成する。この場合、一層目の案子を形成することはない。二層目の案子を形成する際に一層目の案子を形成する際に一層目の案子を形成する際に一層目の案子を形成する場合にはない。環子を三層以上積層する場合には、同様な方法を繰り返せばよい。

以上、本発明の実施例につき具体的に説明した が、本発明は、上述の実施例に限定されるもので はなく、本発明の技術的思想に基づく各種の変形 が可能である。

例えば、ガラス基板1の代わりに例えばポリメタクリル酸メチル(PMMA)やポリカーボネートのような樹脂材料の基板を用いることが可能であり、基板の選択の自由度は高い。ガラス基板1の代わりに放熱性に優れた金属基板を用いることにより、素子から発生する熱の拡散を効率的に行うことが可能であるので、素子の高集積化が可能

である。また、単結晶Si膜4a、4bの代わりに がリウムヒ素(GaAs)等の化合物半導体の単結晶 膜を用いることも可能である。さらに、パルスレ ーザービーム17としては、例えばXeFエキシマ ーレーザーによるパルスレーザービーム(波長3 51nm)を用いることも可能である。

また、単結晶Si膜4a、4bは次のような各種の方法により形成することも可能である。すなわち、第1の方法によれば、Hiniのようとである。するとの方法によれば、Hiniのようを会にながった。第1のようレーザの大ばXeClエキシーザを担合Si基ののよいとの表になる。大きには、Hiniの表に、Hiniの方法により表に、Hiniの方法により表に、Hiniの方法によりまといる。

膜化することによって、第3図Cに示すように単 結晶Si膜4a、4bを形成する。この研削の際に は、硬度の高い上記SiC層18a~18cがスト ッパーとして働くため、上記単結晶Si基板4をこ れらのSiC暦 18 a~18 cと同じ厚さに精度良 く、しかも一様な厚さに確膜化することができる。 また、第2の方法によれば、第4図Aに示すよう に、まず例えばゲルマニウム (Ge) 基板19上に 例えば膜厚 1 0 0 0 A以下の薄い単結晶Si膜 2 0 をヘテロエピタキシャル成長させる。次に第4図 Bに示すように、この単結晶Si膜20が形成され たGe基板19を接着剤2によりガラス基板1と貼 り合わせる。次に、このGe基板19をエッチング 除去して、第4図Cに示すように、単結晶Si膜2 0 が接着剤 2 によりガラス基板 1 と貼り合わされ た構造を形成する。この後、この単結晶Si膜20 をパターンニングすることにより島状化する。さ らに、第3の方法によれば、第5図Aに示すよう に、例えば抵抗率 0.001Ωcm程度の低抵抗の n型単結晶Si基板 2 1上にノンドープの薄い単結

品Si股20をエピタキシャル成長させる。次に第5図Bに示すように、この単結晶Si膜20が形成されたn型単結晶Si基板21を接着剤2によりガラス基板1と貼り合わせる。次に、例えば塩素(Clz)がスを反応ガスとして用いたプラズマエッチングまたはClzがス中での紫外線照射によるエッチングにより上記n型単結晶Si基板21を選択的にエッチング除去する。この後、上記単結晶Si膜20をパターンニングすることにより島状化する。


(発明の効果)

以上説明したように、本発明によれば、400 で以下の温度で硬化する接着剤により基板に単結晶半導体膜を接着しているので、ガラス基板や樹脂基板のような耐熱性のない基板を用いることができるとともに、単結晶半導体膜により高性能の半導体装置を構成することができる。これによって、耐熱性のない基板を用いて高性能の半導体装置を得ることができる。

4. 図面の簡単な説明

第1図は本発明の一実施例による半導体装置を示す断面図、第2図A~第2図Gは第1図に示す半導体装置の製造方法の一例を工程順に示す断面図、第3図A~第3図Cは本発明の変形例」による製造方法を工程順に示す断面図、第4図A~第4図Cは本発明の変形例』による製造方法を工程順に示す断面図、第5図A~第5図Cは本発明の変形例』による製造方法を工程順に示す断面図である。

図面における主要な符号の説明



- 実施例 第 1 図

持開平1-256146(6)

